EPM5192JC-1N vs EPM5192IC-1 Comparaison
Comparaison détaillée côte à côte de EPM5192JC-1N par Altera et EPM5192IC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192JC-1N | EPM5192IC-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,85 | $13,95 |
| Family | MAX 5000 | MAX 5000 EPLD |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| Usable Gates | 3750 | 3750 |
| User I/O Pins | 64 | — |
| Dedicated Inputs | 7 | 7 |
| External Clock Inputs (GCLK) | 1 | — |
| Propagation Delay (tPD) | 40 ns | — |
| Maximum Clock Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 4.75 V to 5.25 V (nominal 5 V) |
| Technology | CMOS EPROM (UV-erasable) | CMOS, UV-erasable, in-system programmable |
| Boîtier | 84-pin Ceramic Quad Flat Pack (CQFP) | 68-pin ceramic J-lead (IC-1 suffix) |
| JEDEC Package Code | S-CQCC-J84 | — |
| Température de fonctionnement | [DATA_NEEDED: industrial/commercial temperature range] | -40C to +85C (industrial) |
| Programming Interface | JTAG / Altera ByteBlaster | JTAG / IEEE Std 1149.1 boundary scan |
| I/O Pins | — | 64 |
| Pin-to-Pin Delay (tPD) | — | 15 ns (max, -1 speed grade) |
| Counter Frequency (fCNT) | — | 76.9 MHz |
| Security Bit | — | Yes (design protection) |
| Supply Current (Icc, typical) | — | [DATA_NEEDED: Icc] mA |
| Output Drive Current (IOH/IOL) | — | [DATA_NEEDED: IOH/IOL] mA |