EPM5192JC-1N vs EPM5192JC-2 Comparaison
Comparaison détaillée côte à côte de EPM5192JC-1N par Altera et EPM5192JC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192JC-1N | EPM5192JC-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,85 | $22,50 |
| Family | MAX 5000 | — |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | 12 |
| Usable Gates | 3750 | — |
| User I/O Pins | 64 | 64 |
| Dedicated Inputs | 7 | 7 |
| External Clock Inputs (GCLK) | 1 | — |
| Propagation Delay (tPD) | 40 ns | 45 ns |
| Maximum Clock Frequency (fMAX) | 62.5 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Technology | CMOS EPROM (UV-erasable) | — |
| Boîtier | 84-pin Ceramic Quad Flat Pack (CQFP) | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) |
| JEDEC Package Code | S-CQCC-J84 | — |
| Température de fonctionnement | [DATA_NEEDED: industrial/commercial temperature range] | — |
| Programming Interface | JTAG / Altera ByteBlaster | — |
| Device Family | — | MAX 5000 |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| External Clock Inputs | — | 1 |
| Fréquence d'horloge maximale | — | 40 MHz |
| Process Technology | — | CMOS |
| Type de montage | — | Surface Mount |
| Number of Terminals | — | 84 |
| Programming Method | — | UV-erase / EPROM |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |
| Statut RoHS | — | [DATA_NEEDED: RoHS compliance] |