EPM5192JC-2 vs EPM5192JC-ES Comparaison

Comparaison détaillée côte à côte de EPM5192JC-2 par Altera et EPM5192JC-ES par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC-2 EPM5192JC-ES
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,50 $16,45
Device Family MAX 5000 MAX 5000
Product Type UV-erasable Programmable Logic Device (PLD) —
Macrocells 192 192
Logic Array Blocks (LABs) 12 12
Interconnect Programmable Interconnect Array (PIA) Programmable Interconnect Array (PIA)
User I/O Pins 64 [DATA_NEEDED: user I/O count for JC-ES in PLCC-84]
Dedicated Inputs 7 —
External Clock Inputs 1 —
Propagation Delay (tPD) 45 ns —
Fréquence d'horloge maximale 40 MHz —
Process Technology CMOS —
Boîtier 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84)
Type de montage Surface Mount Surface Mount
Number of Terminals 84 —
Programming Method UV-erase / EPROM —
Plage de température de fonctionnement [DATA_NEEDED: operating temperature range] —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance]
Device Type — CPLD (EPLD)
Configuration Memory — EPROM (UV-erasable, one-time programmable for JC-ES)
Technology — CMOS
Programming — Altera MAX+PLUS II or compatible programmer
Température de fonctionnement — [DATA_NEEDED: operating temperature range for ES grade]
Tension d'alimentation — [DATA_NEEDED: VCC nominal]
Lead-Free — [DATA_NEEDED: lead-free status]
Niveau MSL — [DATA_NEEDED: MSL rating]
Note — Datasheet source: Altera MAX 5000 family document, 52 pages

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis