EPM5192JC1 vs EPM5192JC-1 Comparaison

Comparaison détaillée côte à côte de EPM5192JC1 par Intel et EPM5192JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC1 EPM5192JC-1
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $48,30 $22,40
Family MAX 5000 (MAX 5xxx CPLD) MAX 5000
Manufacturer Intel (formerly Altera Corporation) —
Macro Cells 192 —
Usable Gates 3750 3750
Maximum Operating Frequency 62.5 MHz —
Supply Voltage (VCC) 5 V (nominal) 4.75 V to 5.25 V
Process Technology 0.5 µm CMOS, UV-erasable EPROM —
Propagation Delay (typ) [DATA_NEEDED: propagation delay in ns] —
I/O Pins [DATA_NEEDED: I/O pin count] —
Boîtier [DATA_NEEDED: exact package from datasheet] —
Type de montage [DATA_NEEDED: surface mount or through-hole] —
Température de fonctionnement [DATA_NEEDED: operating temp range] 0 C to +70 C (commercial)
Programming Interface JTAG-compatible (Altera MAX 5xxx) Altera MAX programming interface (parallel, pre-JTAG for this family)
Logic Blocks (LABs) 24 (8 macrocells per LAB) —
Statut RoHS unknown —
AEC-Q100 not_applicable —
Lifecycle Obsolete - last-time-buy stock only at franchised distributors —
Device Type — CPLD - Complex Programmable Logic Device
Technology — CMOS, UV-Erasable / OTP
Macrocells — 192
Propagation Delay (tPD) — 40 ns (speed grade -1)
Maximum Internal Frequency (fMAX) — 62.5 MHz
User I/O Pins — 84
Package Type — 84-pin Ceramic Quad Flat Pack (CQFP), windowed
JEDEC Package Code — S-CQCC-J84
Configuration Memory — UV-EPROM (erasable under UV lamp)
Process — CMOS EPROM
I/O Standard — TTL/CMOS 5 V compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis