EPM5192JC84-1 vs EPM5192JC-1 Comparaison

Comparaison détaillée côte à côte de EPM5192JC84-1 par Altera et EPM5192JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192JC84-1 EPM5192JC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,20 $22,40
Device Type UV-Erasable/OTP Complex Programmable Logic Device (CPLD) CPLD - Complex Programmable Logic Device
Family MAX 5000 MAX 5000
Macrocells 192 192
Propagation Delay (tpd) 40 ns (worst case) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V ±5 %) —
Process Technology CMOS EPROM —
Operating Temperature Grade Commercial —
Boîtier 84-terminal Ceramic Chip Carrier (CQCC84 / J-lead) —
JESD-30 Package Code S-CQCC-J84 —
Terminal Form J-BEND —
Package Shape SQUARE —
Type de montage Surface Mount —
Programmability UV-erasable (window) / OTP in production —
Configuration Memory EPROM (non-volatile, instant-on) UV-EPROM (erasable under UV lamp)
Statut RoHS [DATA_NEEDED: RoHS status] —
Technology — CMOS, UV-Erasable / OTP
Usable Gates — 3750
Propagation Delay (tPD) — 40 ns (speed grade -1)
Maximum Internal Frequency (fMAX) — 62.5 MHz
Supply Voltage (VCC) — 4.75 V to 5.25 V
User I/O Pins — 84
Package Type — 84-pin Ceramic Quad Flat Pack (CQFP), windowed
JEDEC Package Code — S-CQCC-J84
Température de fonctionnement — 0 C to +70 C (commercial)
Programming Interface — Altera MAX programming interface (parallel, pre-JTAG for this family)
Process — CMOS EPROM
I/O Standard — TTL/CMOS 5 V compatible

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis