EPM5192JI-1 vs EPM5192JC-2 Comparaison
Comparaison détaillée côte à côte de EPM5192JI-1 par Intel et EPM5192JC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192JI-1 | EPM5192JC-2 |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $17,40 | $22,50 |
| Family | MAX 5000 | — |
| Device Type | CMOS UV-Erasable Programmable Logic Device (PLD / EPLD) | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | 12 |
| User I/O Pins | 64 | 64 |
| Dedicated Inputs | 7 | 7 |
| Propagation Delay (tPD) | 55 ns | 45 ns |
| Supply Voltage (VCC) | 4.5 V to 5.5 V (nominal 5 V) | — |
| Process Technology | CMOS EPROM | CMOS |
| Boîtier | 84-pin JLCC (Windowed ceramic J-lead) | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) |
| Température de fonctionnement | Industrial, -40 C to +85 C | — |
| Configuration Memory | UV-erasable EPROM | — |
| Programming Method | External EPROM programmer (via programming hardware) | UV-erase / EPROM |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Speed Grade | -1 (slowest grade in EPM5192 family) | — |
| Logic Element per Macrocell | 1 D flip-flop + AND/OR array | — |
| Device Family | — | MAX 5000 |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| External Clock Inputs | — | 1 |
| Fréquence d'horloge maximale | — | 40 MHz |
| Type de montage | — | Surface Mount |
| Number of Terminals | — | 84 |
| Plage de température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |