EPM5192LC-45 vs EPM5192LC-25 Comparaison
Comparaison détaillée côte à côte de EPM5192LC-45 par Altera et EPM5192LC-25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192LC-45 | EPM5192LC-25 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $24,00 | $55,00 |
| Family | MAX 5000 | MAX 5000 |
| Series | EPM5192 | — |
| Macrocells | 192 | 192 |
| Logic Elements | 192 macrocells | 192 (1 macrocell ≈ 1 LE in MAX 5000 architecture) |
| Maximum Operating Frequency | 100 MHz | — |
| Pin-to-Pin Delay (tPD) | 45 ns | 25 ns |
| Dedicated Inputs | [DATA_NEEDED: dedicated input count] | — |
| Programmable I/O Pins | [DATA_NEEDED: I/O pin count] | — |
| Configuration Memory | UV-erasable EPROM / OTP | Non-volatile EPROM (on-chip) |
| Technology | EPROM-based CMOS | — |
| Package Type | LCC (Leaded Ceramic Chip Carrier) with UV window | — |
| Package Code | LC | — |
| Speed Grade | -45 (45 ns tPD) | -25 (25 ns) |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Tension d'alimentation | 5 V | 5 V (typical, MAX 5000) |
| Statut RoHS | [DATA_NEEDED: RoHS status] | Unknown (legacy ceramic package typically non-RoHS) |
| Type de montage | Surface Mount (LCC) | Surface Mount |
| Datasheet Page Count | 52 pages | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Boîtier | — | JLCC-84 (ceramic J-lead chip carrier) |
| Programmable Technology | — | UV-erasable / OTP (EPROM-based) |
| Programming Interface | — | JTAG / Altera programming hardware (legacy) |
| I/O Standard | — | TTL-compatible |
| Manufacturer | — | Altera Corporation (now Intel PSG) |