EPM5192LC84 vs EPM5192LC84-2 Comparaison
Comparaison détaillée côte à côte de EPM5192LC84 par Altera et EPM5192LC84-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5192LC84 | EPM5192LC84-2 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $15,95 | $7,10 |
| Product Type | Complex Programmable Logic Device (CPLD) | — |
| Family | MAX 5000 | MAX 5000 |
| Macrocells (Logic Cells) | 192 | — |
| Propagation Delay (tPD) | 55 ns | — |
| Process Technology | CMOS | — |
| Programmability | OTP / UV-Erasable | — |
| Boîtier | LCC-84 (PQCC84, MS-018) | 84-pin PLCC (LC) |
| Nombre de broches | 84 | — |
| Type de montage | Surface Mount (Socket-compatible) | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | Commercial (0C to +70C) |
| Tension d'alimentation | [DATA_NEEDED: VCC range] | 5 V (TTL-compatible I/O) |
| User I/O | [DATA_NEEDED: max user I/O count] | — |
| Configuration Memory | EPROM / UV-Erasable | — |
| Programming Interface | JTAG / Altera legacy (MAX+PLUS II baseline) | — |
| Statut RoHS | unknown | Non-compliant (SnPb lead finish typical for this vintage) |
| Niveau MSL | [DATA_NEEDED: MSL rating] | — |
| Device Type | — | EPLD (UV-Erasable / OTP Complex PLD) |
| Macrocells | — | 192 |
| Speed Grade | — | -2 |
| Technology | — | CMOS, UV-erasable / OTP |
| Logic Elements | — | AND-OR array with macrocell flip-flops |
| Programming Method | — | Altera legacy programmer (JEDEC bitstream) |
| Statut du cycle de vie | — | Obsolete (last Altera MAX 5000 production) |
| JTAG Support | — | Vendor-specific programming interface (pre-IEEE 1532) |
| I/O Standard | — | TTL, 5V CMOS-compatible |