EPM7096LC68-7 vs EPM7096LI68-15 Comparaison
Comparaison détaillée côte à côte de EPM7096LC68-7 par Intel et EPM7096LI68-15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM7096LC68-7 | EPM7096LI68-15 |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $9,85 |
| Family | MAX 7000 | MAX 7000 (second-generation MAX architecture) |
| Device Type | CPLD (EEPROM-based) | — |
| Macrocells | 96 | 96 |
| Logic Array Blocks (LABs) | 4 | 4 |
| User I/O Pins | 52 | 52 |
| Boîtier | 68-pin J-Lead PLCC (LC68) | 68-pin PLCC (J-lead, QCCJ) |
| Pin-to-Pin Delay (tPD) | 7.5 ns | — |
| Supply Voltage (VCCINT/VCCIO) | 5.0 V | — |
| In-System Programming | Yes (IEEE 1149.1 JTAG) | — |
| Température de fonctionnement | -40C to +85C (industrial, typical) | — |
| Type de montage | Surface Mount | Surface Mount (J-lead) |
| Architecture | EEPROM, second-generation MAX | — |
| Global Clock Pins | 6 | — |
| Statut RoHS | Non-compliant (legacy 5V PLCC) | [DATA_NEEDED: RoHS status] |
| Process Technology | CMOS EEPROM | CMOS EEPROM |
| Propagation Delay (tPD) | — | 15 ns |
| Supply Voltage (VCCINT) | — | 5.0 V |
| Programmable Logic Type | — | EEPROM-based, in-system programmable (ISP) |
| Programming Interface | — | IEEE Std. 1149.1 JTAG |
| Boundary-Scan Test (BST) | — | Built-in JTAG BST circuitry |
| Output Option | — | Open-drain output option available |
| Operating Temperature Grade | — | Industrial (-40C to +85C) |
| Speed Grade | — | -15 (15 ns tPD) |