EPM7128ATC100-7F vs EPM7128EQC100-10 Comparaison
Comparaison détaillée côte à côte de EPM7128ATC100-7F par Altera et EPM7128EQC100-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM7128ATC100-7F - 128-Macrocell MAX 7000A CPLD, 7.5ns, 100-TQFP | Intel / Altera
EPM7128ATC100-7F Nrnd
Comparaison des spécifications
| Paramètre | EPM7128ATC100-7F | EPM7128EQC100-10 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,85 | $9,85 |
| Family | MAX 7000A | MAX 7000 |
| Device | EPM7128A | — |
| Logic Elements / Macrocells | 128 macrocells | — |
| Logic Array Blocks (LABs) | 8 | 4 |
| Usable Gates | 2.5K | 2,500 |
| User I/O Pins | 84 (per MicrochipUSA) / 100 (per MAX 7000A datasheet range) | 84 |
| Propagation Delay (tPD) | 7.5 ns | — |
| Maximum Internal Frequency (fMAX) | 116.3 MHz | — |
| Supply Voltage - Internal | 3.0 V to 3.6 V (nominal 3.3 V) | — |
| I/O Voltage | 2.5 V / 3.3 V (MultiVolt) | — |
| Programmable Type | EEPROM (in-system programmable, non-volatile) | — |
| JTAG Support | IEEE Std 1149.1 boundary-scan + ISP | — |
| Boîtier | 100-pin TQFP (14x14 mm) | 100-pin PQFP (Plastic Quad Flat Pack), gull-wing leads |
| Température de fonctionnement | -40C to +85C (industrial) | 0 °C to +90 °C (Commercial) |
| Process Technology | CMOS, EEPROM configuration | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance status] |
| Logic Family | — | CPLD - Complex Programmable Logic Device |
| Macrocells | — | 128 |
| Propagation Delay (tpd) | — | 10 ns |
| Internal Performance | — | 100 MHz |
| Supply Voltage (VCCINT) | — | 4.75 V to 5.25 V |
| Technology | — | 5.0 V CMOS, EEPROM-based |
| In-System Programmability | — | Yes (IEEE Std. 1149.1 JTAG) |