EPM7128SQC100-7N vs EPM7128SQC100-10 Comparaison

Comparaison détaillée côte à côte de EPM7128SQC100-7N par Intel et EPM7128SQC100-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7128SQC100-7N EPM7128SQC100-10
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,10 $9,85
Family MAX 7000S MAX 7000S
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Program Memory Type EEPROM —
Number of Macrocells 128 —
Number of Logic Array Blocks 8 —
Number of Global Clocks 2 —
Product Terms per Macrocell 32 —
Usable Gates 2,500 —
System Gates 5,000 (max) —
Maximum User I/Os 84 —
Pin-to-Pin Delay (tPD) 7.5 ns —
Counter Speed 175.4 MHz —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Operating Voltage (Core) 5.0 V —
I/O Standard Support multiVolt (2.5V, 3.3V, 5.0V) —
Boîtier 100-pin PQFP (QFP-100) 100-pin PQFP (Plastic Quad Flat Pack)
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial)
Statut RoHS Compliant (lead-free 'N' suffix) [DATA_NEEDED: rohs_status]
Process Technology 0.30 µm CMOS EEPROM 5V CMOS, EEPROM-based
Security Bit Programmable (one per device) —
Macro Cells — 128
Logic Elements / Gates — 2,500 usable gates
Maximum User I/O — 84
Logic Array Blocks (LABs) — 16
Maximum Operating Frequency — 100 MHz
Pin-to-Pin Logic Delay (tPD) — 10 ns
Tension d'alimentation — 5 V
Programmability — In-System Programmable (ISP) via JTAG
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis