EPM7256AQC208-7 vs EPM7256SQC208-15 Comparaison

Comparaison détaillée côte à côte de EPM7256AQC208-7 par Altera et EPM7256SQC208-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256AQC208-7 EPM7256SQC208-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,20 $3,65
Family MAX 7000A MAX 7000S
Programmable Type In System Programmable (ISP), EEPROM-based —
Macrocells 256 256
Usable Gates 5,000 5000
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 164 —
Pin-to-Pin Logic Delay (tPD) 7 ns —
Maximum Counter Frequency 125 MHz —
Internal Toggle Frequency 227.3 MHz —
Supply Voltage - Internal 3.0 V to 3.6 V —
I/O Voltage Compatibility 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Boîtier 208-Pin PQFP (28 x 28 mm) 208-pin PQFP (28x28 mm)
Supplier Device Package 208-PQFP (28x28) —
Type de montage Surface Mount Surface Mount
Plage de température de fonctionnement 0C to +70C (commercial) 0 C to +70 C (Commercial)
JTAG Interface IEEE 1149.1 (JTAG) boundary scan —
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
Speed Grade -7 —
Statut RoHS [DATA_NEEDED: RoHS status] Contains lead / RoHS non-compliant (per third-party listing)
Niveau MSL [DATA_NEEDED: MSL level] —
Series — EPM7256
Device Type — CPLD (Complex Programmable Logic Device)
User I/O Pins — 164
Pin-to-Pin Delay (tPD) — 15 ns
Supply Voltage (VCCINT) — 4.75 V to 5.25 V
Programmable Power Mode — Yes (per-macrocell turbo-bit)
JTAG (IEEE 1149.1) Boundary-Scan — Yes
In-System Programmability (ISP) — Yes
Lead-Free Status — Contains lead

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis