EPM7256AQC208-7 vs EPM7256SQC208-15N Comparaison

Comparaison détaillée côte à côte de EPM7256AQC208-7 par Altera et EPM7256SQC208-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM7256AQC208-7 EPM7256SQC208-15N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $27,20 $0,00
Family MAX 7000A —
Programmable Type In System Programmable (ISP), EEPROM-based —
Macrocells 256 256
Usable Gates 5,000 —
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 164 —
Pin-to-Pin Logic Delay (tPD) 7 ns —
Maximum Counter Frequency 125 MHz —
Internal Toggle Frequency 227.3 MHz —
Supply Voltage - Internal 3.0 V to 3.6 V —
I/O Voltage Compatibility 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Boîtier 208-Pin PQFP (28 x 28 mm) 208-pin PQFP
Supplier Device Package 208-PQFP (28x28) —
Type de montage Surface Mount Surface Mount
Plage de température de fonctionnement 0C to +70C (commercial) —
JTAG Interface IEEE 1149.1 (JTAG) boundary scan IEEE 1149.1 boundary-scan
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
Speed Grade -7 -15
Statut RoHS [DATA_NEEDED: RoHS status] Lead free / RoHS Compliant
Niveau MSL [DATA_NEEDED: MSL level] —
Series — MAX 7000S
User I/O Pins — 164
Pin-to-Pin Delay — 15 ns (speed grade -15)
Tension d'alimentation — 5 V
In-System Programmability — Yes (ISP)
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Logic Array Blocks — 16 macrocells per LAB
Interconnect — Programmable Interconnect Array (PIA)
Product Category — CPLD - Complex Programmable Logic Devices
Manufacturer — Altera (Intel Programmable Solutions Group)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis