EPM9320ALC84-10N vs EPM9320LC84-15 Comparaison

Comparaison détaillée côte à côte de EPM9320ALC84-10N par Intel et EPM9320LC84-15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320ALC84-10N EPM9320LC84-15
Marque Intel Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,40 $17,95
Series MAX 9000A EPM9320
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Number of Macrocells 320 —
Number of Gates 6,000 —
Number of Logic Array Blocks (LABs) 16 —
User I/O Pins 60 —
Propagation Delay (tPD) 10 ns 15 ns (max)
Maximum Internal Frequency (fCNT) 144.9 MHz —
Supply Voltage (VCC) 5.0 V nominal 4.75 V to 5.25 V (5.0 V nominal)
Plage de température de fonctionnement 0C to +70C (Commercial) —
Programmable Technology EEPROM (in-system programmable) —
Programming Interface JTAG (IEEE 1149.1) —
Boîtier 84-Pin PLCC (Plastic Leaded Chip Carrier) 84-pin PLCC (Plastic Leaded Chip Carrier)
Type de montage Through-Hole / Socket Surface Mount
Part Status Obsolete —
Macrocells — 320
Usable Gates — 6,000
Logic Array Blocks (LABs) — 20
Fréquence d'horloge maximale — 117.6 MHz
Programmability — 5.0 V in-system programmable (ISP) via JTAG
JTAG Interface — IEEE Std. 1149.1 boundary-scan compliant
Température de fonctionnement — -40C to +85C (commercial) [DATA_NEEDED: exact grade]
Technology — CMOS EEPROM-based, third-generation Multiple Array MatriX (MAX)
Built-in Pull-up Resistors — Yes, on every I/O pin
Architecture Feature — Pin-locking across design iterations
Statut RoHS — [DATA_NEEDED: confirm from manufacturer]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis