EPM9320RC208-15 vs EPM9560ARC208-10 Comparaison
Comparaison détaillée côte à côte de EPM9320RC208-15 par Altera et EPM9560ARC208-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9320RC208-15 | EPM9560ARC208-10 |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $0,00 | $0,00 |
| Device Family | MAX 9000 | MAX 9000A (Multiple Array MatriX) |
| Macro Cells | 320 | — |
| Usable Gates | 6,000 | 12,000 gates |
| Pin-to-Pin Propagation Delay | 15 ns (speed grade -15) | — |
| Fréquence d'horloge maximale | 117.6 MHz | — |
| Tension d'alimentation | 5.0 V | 5.0 V |
| Configuration Technology | EEPROM-based (non-volatile) | EEPROM (non-volatile, in-system programmable) |
| In-System Programmability | Yes (ISP via JTAG) | — |
| JTAG Interface | IEEE Std. 1149.1 | IEEE 1149.1 boundary-scan (ISP) |
| Boîtier | 208-pin RQFP (Power QFP) | 208-pin RQFP (PowerQuad Flat Pack) with exposed pad |
| Package Type | 208-BFQFP Exposed Pad | — |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | [DATA_NEEDED: operating temperature range] | 0 C to +70 C (commercial) |
| Number of I/O Pins | [DATA_NEEDED: user I/O count] | — |
| Logic Array Blocks | [DATA_NEEDED: LAB count] | 35 LABs |
| Statut RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status] |
| Statut du cycle de vie | Obsolete (PDN0706, 2007) | — |
| Programmable Logic Type | — | CPLD (Complex Programmable Logic Device) |
| Macrocells | — | 560 macrocells |
| User I/O Pins | — | 153 I/O |
| Propagation Delay (tPD) | — | 10 ns (speed grade -10) |
| Internal Frequency | — | 144.9 MHz |
| Logic Family | — | CMOS |
| Nombre de broches | — | 208 pins |