EPM9320RI208-20C vs EPM9320RC208-15N Comparaison

Comparaison détaillée côte à côte de EPM9320RI208-20C par Altera et EPM9320RC208-15N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9320RI208-20C EPM9320RC208-15N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,10 $0,00
Family MAX 9000 MAX 9000
Device Type EE PLD / CPLD CPLD (Complex Programmable Logic Device)
Logic Elements / Macrocells 320 —
Usable Gates 6,000 6,000
Number of Flip-Flops 484 —
Logic Array Blocks (LABs) 16 —
Maximum Internal Clock Frequency 100 MHz —
Pin-to-Pin Propagation Delay (tPD) 20 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5.0 V —
Programmable Interface JTAG (IEEE Std. 1149.1) BST —
In-System Programmability Yes (5.0 V ISP via JTAG) Yes, via IEEE Std. 1149.1 JTAG
Technology CMOS EEPROM —
Boîtier 208-pin RQFP (Plastic Quad Flat Pack) 208-pin RQFP (PowerQuad Flat Pack)
Operating Temperature (Industrial) -40C to +85C —
Type de montage Surface Mount Surface Mount
Lead-Free / RoHS Information not confirmed from verified data [DATA_NEEDED: RoHS status] —
Macro Cells — 320
Flip-Flops — 484
Configurable I/O Lines — 128
Propagation Delay (tPD) — 15 ns
Fréquence d'horloge maximale — 117.6 MHz
Tension d'alimentation — 5.0 V
I/O Voltage Compatibility — 3.3 V or 5 V
Configuration Technology — CMOS EEPROM (non-volatile)
Terminal Pitch — 0.5 mm
Plage de température de fonctionnement — 0C to +70C (commercial)
Packaging — Tray
Statut RoHS — [DATA_NEEDED: RoHS status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis