EPM9560ARI208-10N vs EPM9560ARC208-10 Comparaison

Comparaison détaillée côte à côte de EPM9560ARI208-10N par Altera et EPM9560ARC208-10 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560ARI208-10N EPM9560ARC208-10
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,10 $0,00
Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 12,000 gates
Macrocells 560 560 macrocells
Logic Array Blocks (LABs) 35 —
Maximum User I/O Pins 212 —
Flip-Flops 484 —
Propagation Delay (tPD1) 10 ns —
Clock-to-Output (tCO) 4.5 ns —
Setup Time (tSU) 3.0 ns —
Maximum Counter Frequency (fCNT) 144.9 MHz —
Tension d'alimentation 5.0 V 5.0 V
Logic Family CMOS EEPROM CMOS
Programming Interface JTAG (IEEE 1149.1) - In-System Programmable —
Boîtier 208-pin RQFP (Plastic) 208-pin RQFP (PowerQuad Flat Pack) with exposed pad
Température de fonctionnement 0 C to 70 C (Commercial) 0 C to +70 C (commercial)
Type de montage Surface Mount Surface Mount
Device Family — MAX 9000A (Multiple Array MatriX)
Programmable Logic Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks — 35 LABs
User I/O Pins — 153 I/O
Propagation Delay (tPD) — 10 ns (speed grade -10)
Internal Frequency — 144.9 MHz
Configuration Technology — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP)
Statut RoHS — [DATA_NEEDED: RoHS status]
Nombre de broches — 208 pins

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis