EPM9560RC208-12 vs EPM9560RC208-10N Comparaison

Comparaison détaillée côte à côte de EPM9560RC208-12 par Altera et EPM9560RC208-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Intel
EPM9560RC208-10N EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM9560RC208-12 EPM9560RC208-10N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $175,00
Family MAX 9000 MAX 9000
Device Type EEPROM-based CPLD —
Macrocells 560 —
Flip-Flops 772 —
Usable Gates 12000 12,000
User I/O Lines 153 —
Propagation Delay (tPD) 12 ns —
Fréquence d'horloge maximale 125 MHz —
Supply Voltage (VCCINT) 5 V 5.0 V
I/O Voltage Compatibility 3.3 V or 5 V —
Boîtier 208-pin RQFP (S-PQFP-G208) 208-pin RQFP (Power Quad Flat Pack)
Terminal Pitch 0.50 mm —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature grade]
Type de montage Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) —
Logic Array Blocks 20 —
Speed Grade -12 (12 ns) —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device — EPM9560
Macro Cells — 560
Logic Array Blocks (LABs) — 16
User I/O Pins — 153
Pin-to-Pin Delay (tPD1) — 10 ns
I/O Bank Voltage (VCCIO) — 5.0 V
Process Technology — CMOS EEPROM
Programmability — In-system via IEEE 1149.1 JTAG

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis