EPM9560RC208-13 vs EPM9560RC208-15C Comparaison

Comparaison détaillée côte à côte de EPM9560RC208-13 par Altera et EPM9560RC208-15C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RC208-13 EPM9560RC208-15C
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $0,00
Device Family MAX 9000 EPLD —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 149
Boîtier 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) -15 (15 ns)
Propagation Delay (tPD) 13 ns 15 ns
Fréquence d'horloge maximale 125 MHz —
Tension d'alimentation 5.0 V —
Configuration Technology EEPROM (non-volatile) —
Programming Interface IEEE 1149.1 JTAG —
Plage de température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial)
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
Niveau MSL [DATA_NEEDED: MSL level] —
Family — MAX 9000
Device Type — EEPROM-based CPLD (EPLD)
Maximum Counter Frequency — 117.6 MHz
Supply Voltage Range — 4.75 V to 5.25 V
Nominal Supply Voltage — 5.0 V
I/O Voltage Compatibility — 3.3 V or 5 V
Configuration Memory — EEPROM (non-volatile)
In-System Programmability — Yes, via IEEE Std. 1149.1 JTAG
Logic Architecture — Multiple Array MatriX (MAX) third generation

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis