EPM9560RC208-20C vs EPM9560RC210-20 Comparaison

Comparaison détaillée côte à côte de EPM9560RC208-20C par Altera et EPM9560RC210-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM9560RC208-20C EPM9560RC210-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $60,00
Family MAX 9000 MAX 9000
Device Type EEPROM-based CPLD (EE PLD) —
Macrocells 560 560
Usable Gates 12,000 12,000
Flip-Flops 772 —
Configurable I/O Lines 149 —
Propagation Delay (tPD) 20 ns (speed grade -20) —
Maximum Frequency 100 MHz —
Tension d'alimentation 5.0 V 5 V
I/O Voltage Support 3.3 V or 5 V —
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes, via IEEE Std. 1149.1 JTAG Yes (MAX+PLUS II flow)
Boîtier 208-pin RQFP (Power Quad Flat Pack) RQFP-210 (Power Quad Flat Pack, 0.5mm pitch)
JESD-30 Package Code S-PQFP-G208 —
Terminal Form Gull Wing —
Operating Temperature Grade Commercial (0C to +70C) —
Technology CMOS —
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] RoHS3 Compliant (per supplier listing)
Product Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 16
Pin-to-Pin Delay (tPD) — 20 ns
Clock-to-Output (tCO) — 12 ns
Maximum User I/O — [DATA_NEEDED: 212 I/O per datasheet, package-dependent]
Process Technology — 0.65 um EEPROM
Boundary-Scan (JTAG) — IEEE Std 1149.1 compliant
Température de fonctionnement — [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis