EPM9560RI208-10N vs EPM9560RI208-15 Comparaison

Comparaison détaillée côte à côte de EPM9560RI208-10N par Altera et EPM9560RI208-15 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM9560RI208-10N EPM9560RI208-15
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $61,75 $20,10
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) —
Architecture CMOS EEPROM-based Multiple Array MatriX (MAX) CMOS EEPROM-based Multiple Array MatriX (MAX)
Usable Gates 12,000 —
Macro Cells 560 —
Register Bits 12,160 —
User I/Os 212 153
Pin-to-Pin Delay 10 ns (speed grade -10) —
Maximum Frequency 100 MHz to 125 MHz —
Tension d'alimentation 5 V —
Boîtier 208-pin RQFP (PQFP) —
Température de fonctionnement -40C to +85C (Industrial grade, "RI" suffix) 0 °C to 70 °C (industrial grade; per package suffix R)
Programming Method In-system via IEEE 1149.1 (JTAG) —
Niveau MSL 3 (168 Hours) —
Statut RoHS ROHS3 Compliant (per fpgalink) ROHS3 Compliant
Configuration Memory On-chip EEPROM (non-volatile) On-chip EEPROM (non-volatile)
Macrocells — 560
Typical Usable Gates — 12,000
Internal Frequency (max) — 145 MHz
Propagation Delay (tPD) — 11.4 ns (commercial); 15 ns speed grade
Logic Family — CMOS
Nombre de broches — 208
Package Code — HFQFP (Power Quad Flat Pack, gull-wing)
Package Type — RQFP-208
Supply Voltage (VCC) — 5 V nominal (4.5 V to 5.5 V)
I/O Voltage Support — 3.3 V or 5 V multi-volt I/O
In-System Programmability — Yes (JTAG / IEEE 1149.1)
Boundary-Scan (JTAG) — Compliant
Niveau de sensibilité à l'humidité (MSL) — 3 (168 hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis