EPM9560WC208-15 vs EPM9560WC208-15C Comparaison
Comparaison détaillée côte à côte de EPM9560WC208-15 par Altera et EPM9560WC208-15C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM9560WC208-15 | EPM9560WC208-15C |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $105,00 | $178,00 |
| Family | MAX 9000 | — |
| Device Type | EE PLD (Electrically Erasable Programmable Logic Device) | — |
| Technology | CMOS | — |
| Macrocells | 560 | 560 |
| Logic Array Blocks (LABs) | 35 | 35 |
| Flip-Flops | 772 | 772 |
| User I/O Pins (max) | 149 | — |
| Fréquence d'horloge maximale | 117.6 MHz | 117.6 MHz |
| Propagation Delay (tPD) | 16.6 ns | — |
| Speed Grade | -15 | — |
| Supply Voltage - I/O | 3.3 V or 5.0 V (configurable) | — |
| Boîtier | 208-pin CQFP (Ceramic Quad Flat Pack) | CQFP-208 (Ceramic Quad Flat Pack) |
| Terminal Pitch | 0.50 mm | 0.50 mm |
| Type de montage | Surface Mount | Surface Mount |
| Programming Interface | JTAG (IEEE 1149.1 boundary scan) | IEEE 1149.1 JTAG |
| Statut RoHS | RoHS3 Compliant (per third-party listings) | ROHS3 Compliant |
| Device Family | — | MAX 9000 |
| Series | — | EPM9560 |
| User I/O Pins | — | 149 |
| Tension d'alimentation | — | 3.3 V or 5 V |
| Pin-to-Pin Propagation Delay (tPD) | — | 16.6 ns |
| Process Technology | — | 0.35 µm CMOS EEPROM |
| Operating Temperature Grade | — | C (Commercial) |
| MultiVolt I/O | — | Yes (3.3 V / 5 V tolerant) |
| Niveau de sensibilité à l'humidité (MSL) | — | 3 (168 Hours) |