LFE2-6E-5F256I vs LFE2-20E-5F484C Comparaison

Comparaison détaillée côte à côte de LFE2-6E-5F256I par Lattice Semiconductor et LFE2-20E-5F484C par Lattice Semiconductor. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Lattice Semiconductor
LFE2-6E-5F256I LFE2-6E-5F256I - 6K LUT, 190 I/O ECP2 FPGA | Lattice

LFE2-6E-5F256I - 6K LUT, 190 I/O ECP2 FPGA | Lattice

LFE2-6E-5F256I ✓ Actif
Lattice Semiconductor
LFE2-20E-5F484C LFE2-20E-5F484C - 21K LUT FPGA, 331 I/O | Lattice

LFE2-20E-5F484C - 21K LUT FPGA, 331 I/O | Lattice

LFE2-20E-5F484C Unknown

Comparaison des spécifications

Paramètre LFE2-6E-5F256I LFE2-20E-5F484C
Marque Lattice Semiconductor Lattice Semiconductor
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Unknown
Statut du stock In Stock In Stock
Prix unitaire (USD) $0,00 $0,00
Device Type ECP2 Field Programmable Gate Array (FPGA) ECP2 Field Programmable Gate Array (FPGA)
Logic Cells 6,000 cells —
User I/O 190 I/O —
Configuration Bits 56,320 bits —
Core Supply 1.2 V —
Speed Grade -5 -5
Temperature Grade Industrial —
Boîtier 256-ball Fine Pitch Ball Grid Array 484-BBGA
Package Abbreviation FPBGA-256 —
Package Dimensions 17 mm x 17 mm —
Package Shape Square —
Terminal Type Ball —
Terminal Count 256 balls 484 balls
Type de montage Surface mount Surface Mount
Lead-Free Status Lead free —
Programmable Logic Type FPGA —
DSP Support Advanced DSP blocks supported by the LatticeECP2/M family —
SERDES Support High-speed SERDES supported by the LatticeECP2M family —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
REACH Status [DATA_NEEDED: REACH status] [DATA_NEEDED: REACH status]
AEC-Q100 Qualification [DATA_NEEDED: AEC-Q100 qualification status] —
Logic Cell Density — 21K LUTs
Input/Output Count — 331 I/O
Core Supply Voltage — 1.2 V
DSP Capability — DSP
Package Type — BGA
Programmable Device — Yes
FPGA Family — LatticeECP2
Logic Technology — 90 nm CMOS
Configuration Method — [DATA_NEEDED: configuration method]
Fréquence d'horloge maximale — [DATA_NEEDED: maximum clock frequency]
Plage de température de fonctionnement — [DATA_NEEDED: operating temperature range]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis