EP1K100FC256-2N vs EP1K50FC256-2 तुलना

विस्तृत दोनों ओर की तुलना EP1K100FC256-2N द्वारा Intel और EP1K50FC256-2 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

Intel
EP1K100FC256-2N EP1K100FC256-2N - 100K-Gate ACEX FPGA | Intel

EP1K100FC256-2N - 100K-Gate ACEX FPGA | Intel

EP1K100FC256-2N Obsolete

विशेषता तुलना

पैरामीटर EP1K100FC256-2N EP1K50FC256-2
ब्रांड Intel Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Product Type Field Programmable Gate Array (FPGA) —
Family ACEX 1K ACEX 1K Family
Logic Capacity 100K gates —
Logic Cells 4992 cells —
RAM Capacity 49152 bits —
Logic Array Blocks 624 LABs —
User I/O Count 186 I/Os —
Maximum Frequency 250 MHz —
Technology 0.22 µm CMOS —
Core Voltage 2.5 V —
Loadable PLD Delay 0.5 ns —
पैकेज 256-pin FBGA —
Package Type Fine-pitch ball grid array —
Terminal Count 256 terminals —
Temperature Grade Commercial —
लाइफसाइकिल स्थिति Obsolete —
RoHS स्थिति unknown Compliant
REACH Status unknown Compliant
AEC-Q100 not_qualified —
Series — ACEX-1K
Logic Cells / Elements — 2,880
Typical Gates — 50,000
Number of LABs/CLBs — 360
User I/Os — 186
Total RAM Bits — 40,960
Number of Gates — 50,000
Voltage - Supply — 2.375 V to 2.625 V (nominal 2.5 V)
Process Technology — 0.22 µm CMOS
Propagation Delay — 0.4 ns (per Partstack listing)
ऑपरेटिंग तापमान — 0°C to +70°C (commercial)
पैकेज / केस — 256-BGA (FineLine BGA, 17x17 mm)
माउंटिंग प्रकार — Surface Mount
माउंटिंग स्टाइल — SMD/SMT
Programming Type — In-System Programmable via JTAG (IEEE 1149.1)
Configuration Method — SRAM-based, volatile configuration
MSL स्तर — [DATA_NEEDED: MSL level]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध