EP20K400GI655-1V vs EP20K400GC655-1 तुलना
विस्तृत दोनों ओर की तुलना EP20K400GI655-1V द्वारा Intel और EP20K400GC655-1 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Intel
EP20K400GI655-1V - APEX 20K 400K Gate FPGA, 655-pin CBGA | Intel
EP20K400GI655-1V ⚠ अंतिम खरीदIntel
EP20K400GC655-1 - 400K Gate APEX 20K FPGA, 655-pin CPGA | Intel/Altera
EP20K400GC655-1 Obsoleteविशेषता तुलना
| पैरामीटर | EP20K400GI655-1V | EP20K400GC655-1 |
|---|---|---|
| ब्रांड | Intel | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | अंतिम बार खरीदें | Obsolete |
| Family | APEX 20K | APEX 20K |
| Typical Gates | 400,000 | 400,000 |
| Logic Elements | 16,640 | 16,640 |
| Maximum User I/O | 502 | 502 |
| Dedicated Inputs | 4 | 6 |
| Package Type | CBGA-655 (Ceramic Ball Grid Array) | — |
| Package Code (JESD-30) | S-CPGA-P655 | — |
| Package Equivalence Code | SPGA655, 47x47 | — |
| Process Technology | CMOS | 0.22 µm CMOS |
| Propagation Delay | 2.5 ns | 2.5 ns |
| Core Supply Voltage | 2.5 V | 2.5 V |
| I/O Supply Voltage | 2.5 V / 3.3 V | 3.3 V |
| Configuration | In-system programmable via JTAG | — |
| Boundary Scan | IEEE 1149.1 JTAG | IEEE 1149.1 (JTAG) |
| ऑपरेटिंग तापमान | [DATA_NEEDED: industrial vs military grade] | 0 °C to +85 °C (commercial) |
| MSL स्तर | 1 | — |
| Package Body Material | Ceramic | — |
| RoHS स्थिति | [DATA_NEEDED] | Non-compliant (contains lead in ceramic package) |
| Series | — | EP20K400 |
| Maximum Gates | — | 1,052,000 |
| Embedded System Blocks (ESBs) | — | 4 |
| Total RAM Bits | — | 212,992 |
| Maximum Internal Frequency | — | 250 MHz |
| पैकेज | — | 655-pin CPGA (Ceramic Pin Grid Array) |
| पिन काउंट | — | 655 |
| माउंटिंग प्रकार | — | Through-Hole |
| Configuration Modes | — | Passive Serial, Passive Parallel Async, Passive Parallel Sync |