EP20K600CB652C7ES vs EP20K600CB652I7 तुलना
विस्तृत दोनों ओर की तुलना EP20K600CB652C7ES द्वारा Altera और EP20K600CB652I7 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP20K600CB652C7ES | EP20K600CB652I7 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | APEX 20KC | APEX 20KC |
| Logic Elements | 24,320 | 24,320 |
| System Gates | 600,000 | 600,000 |
| Maximum System Gates | 1,053,840 | — |
| Embedded Memory Bits | 311,296 | — |
| Embedded System Blocks (ESB) | 26 | — |
| Maximum User I/O | 488 | — |
| User I/O (this package) | 488 (652-BGA) | — |
| Supply Voltage - Core | 1.71 V to 1.89 V (1.8 V nominal) | — |
| Maximum Internal Clock Frequency | 1666.6 MHz | — |
| Propagation Delay | 1.6 ns | 1.6 ns |
| Process Technology | 0.15 µm CMOS | — |
| ऑपरेटिंग तापमान | 0 °C to +85 °C (commercial) | -40 °C to +85 °C (industrial, 'I' suffix) |
| Package Type | 652-ball FineLine BGA | — |
| JEDEC Package Code | S-PBGA-B652 | — |
| Configuration Modes | Passive Serial, Passive Parallel, JTAG | — |
| JTAG Boundary Scan | IEEE 1149.1 compliant | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status] | unknown |
| PLLs | 4 | — |
| माउंटिंग प्रकार | Surface Mount (BGA) | Surface Mount |
| Manufacturer | — | Intel (formerly Altera) |
| Technology | — | 0.15 µm CMOS, SRAM-based |
| Maximum Internal Frequency | — | 375.94 MHz |
| Core Supply Voltage | — | 1.8 V (1.71 V to 1.89 V range) |
| User I/O Count | — | 488 (4 dedicated inputs + 480 I/O) |
| आउटपुट की संख्या | — | 480 |
| पैकेज | — | 652-ball FineLine BGA (LBGA, 1.27 mm pitch) |
| Speed Grade | — | -7 |
| Programming Interface | — | JTAG (IEEE 1149.1), in-system programmable |
| Embedded Memory | — | ESBs configurable as dual-port RAM / ROM / CAM |
| MultiVolt I/O Support | — | 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant banks |