EP610IDC-15 vs EP610ILC10 तुलना
विस्तृत दोनों ओर की तुलना EP610IDC-15 द्वारा Intel और EP610ILC10 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EP610IDC-15 | EP610ILC10 |
|---|---|---|
| ब्रांड | Intel | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | अंतिम बार खरीदें | NRND |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | — |
| Usable Gates | 300 | — |
| Propagation Delay (tPD) | 15 ns | 15 ns (10 ns speed grade) |
| Maximum Frequency | 66 MHz | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 4.75 V to 5.25 V |
| ऑपरेटिंग तापमान | 0C to +70C (commercial) | -40 C to +85 C (Industrial) |
| Process Technology | CMOS, UV-erasable / OTP | — |
| पैकेज | 24-pin CerDIP (ceramic DIP) | 28-pin PLCC (J-Lead) |
| माउंटिंग प्रकार | Through-hole | Surface Mount / Socket |
| I/O Pins | 24 (per package; macrocell-programmable) | — |
| Logic-Block Architecture | AND/OR macrocell array with programmable flip-flops | — |
| Program/Erase | UV-erasable, OTP-compatible | — |
| Development Tool | MAX+PLUS II | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status of CerDIP variant] | Unknown - verify with manufacturer |
| Programming Current | 11.0 mA typical (per Classic family datasheet) | — |
| Family | — | Classic EPLD (EP610) |
| Logic Elements | — | 16 macrocells |
| Gates | — | 300 gates equivalent |
| Product Terms | — | 160 |
| I/O Lines | — | 16 |
| Dedicated Inputs | — | 4 |
| Maximum Internal Frequency | — | 100 MHz |
| Technology | — | CMOS, UV-erasable / OTP |
| Architecture | — | PAL-type AND-OR-NOT |