EPM3512AQC208-3N vs EPM3256AQC208-10N तुलना

विस्तृत दोनों ओर की तुलना EPM3512AQC208-3N द्वारा Altera और EPM3256AQC208-10N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM3512AQC208-3N EPM3256AQC208-10N
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Family MAX 3000A —
Macrocells 512 —
User I/O Pins 172 —
Logic Array Blocks (LABs) 16 —
Macrocells per LAB 32 —
Pin-to-Pin Logic Delay 3 ns (speed grade -3) —
Global Clock Setup Time [DATA_NEEDED: actual tSU at 3 ns grade] —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V (MultiVolt 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant) —
ऑपरेटिंग तापमान 0C to +70C (commercial) 0C to +70C (Commercial)
पैकेज PQFP-208 —
माउंटिंग प्रकार Surface Mount Surface Mount
Programming Technology EEPROM (non-volatile, in-system programmable) —
JTAG / Boundary Scan IEEE 1149.1 compliant —
ISP Compliance IEEE Std. 1532 IEEE Std. 1532
RoHS स्थिति [DATA_NEEDED: not stated in retrieved snippets] [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data]
Lead-Free / Halogen-Free [DATA_NEEDED] —
Series — MAX 3000A
Programmable Type — In-System Programmable (EEPROM)
Number of Macrocells — 256
Number of Logic Elements/Blocks — 16 LABs
Usable Gates — 10,000
Number of I/O Pins — 161 (158 user I/O per Arrow listing)
Propagation Delay (tpd) — 10 ns (max)
Maximum Counter Frequency — 227.3 MHz
Supply Voltage - Internal — 3.0 V to 3.6 V (3.3 V typical)
पैकेज / केस — 208-BFQFP / 208-PQFP (28x28 mm)
Boundary Scan — IEEE Std. 1149.1 (JTAG)
I/O Tolerance — 5 V tolerant, MultiVolt interface

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध