EPM7128STC100-6N vs EPM7128STC100-6 तुलना
विस्तृत दोनों ओर की तुलना EPM7128STC100-6N द्वारा Altera और EPM7128STC100-6 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
Altera
EPM7128STC100-6N - MAX 7000S 128-Macro-Cell CPLD | Altera | TQFP-100
EPM7128STC100-6N Obsoleteविशेषता तुलना
| पैरामीटर | EPM7128STC100-6N | EPM7128STC100-6 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | NRND |
| Family | MAX 7000S | MAX 7000S |
| Usable Gates | 2,500 | — |
| Macro Cells | 128 | — |
| User I/Os | 84 | — |
| Logic Family | CMOS | — |
| पिन की संख्या | 100 | — |
| Package Type | TQFP-100 | — |
| Maximum Internal Frequency | 147.1 MHz | — |
| Internal Counter Frequency | 250 MHz | — |
| Propagation Delay (tPD) | 6 ns | — |
| Pin-to-Pin Delay | 4.5 ns | — |
| Supply Voltage (VCCIO) | 5 V | — |
| Process Technology | CMOS EEPROM | — |
| Programmability | In-System Programmable (ISP) via JTAG | — |
| JTAG Support | IEEE 1149.1 Boundary Scan | — |
| ऑपरेटिंग तापमान | 0C to +70C (Commercial) | 0C to +70C (commercial) |
| माउंटिंग प्रकार | Surface Mount | Surface Mount |
| RoHS स्थिति | Non-Compliant (lead-bearing package) | — |
| Macrocells | — | 128 |
| Equivalent Gates | — | 2,500 |
| User I/O Pins | — | 84 |
| Pin-to-Pin Delay (tPD) | — | 6 ns |
| Maximum Internal Frequency (fCNT) | — | 147.1 MHz |
| Supply Voltage (VCCINT / VCCIO) | — | 5 V |
| पैकेज | — | 100-pin TQFP (STC100) |
| Programming Interface | — | JTAG (IEEE Std. 1149.1) / ISP |
| PCI Compliance | — | 33 MHz PCI Local Bus Rev. 2.2 (-6/-7/-10 grades) |
| Lead Pitch | — | 1.0 mm (TQFP) |
| Lead-Free / RoHS | — | Contains lead (non-RoHS original; -6N variant is lead-free) |
| Configuration Memory | — | On-chip EEPROM (non-volatile) |