EPM7160ELC84-15 vs EPM7160SLC84-10 तुलना
विस्तृत दोनों ओर की तुलना EPM7160ELC84-15 द्वारा Intel और EPM7160SLC84-10 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM7160ELC84-15 | EPM7160SLC84-10 |
|---|---|---|
| ब्रांड | Intel | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Family | MAX 7000 | MAX 7000S |
| Product Type | CPLD - Complex Programmable Logic Device | — |
| Architecture | EEPROM-based, second-generation MAX | — |
| Usable Gates | 3,200 | 3,200 |
| Macrocells | 160 | 160 |
| Logic Array Blocks | 4 | — |
| Maximum I/O Pins | 36 | — |
| Pin-to-Pin Delay | 15 ns | — |
| Counter Frequency | 76.9 MHz | — |
| Supply Voltage (Vcc) | 5 V | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | Yes (IEEE 1149.1 JTAG, 5.0 V) |
| Package Type | 84-pin PLCC (J-Lead) | — |
| माउंटिंग प्रकार | Surface Mount (PLCC socket compatible) | Surface Mount |
| ऑपरेटिंग तापमान | 0 C to +70 C (commercial) | 0C to +70C (Commercial) |
| RoHS स्थिति | Contains lead / RoHS non-compliant (per Altera listing) | [DATA_NEEDED: RoHS status] |
| Logic Array Blocks (LABs) | — | 4 |
| Maximum User I/O Pins | — | 64 |
| Propagation Delay (tPD) | — | 10 ns |
| Maximum Operating Frequency | — | 100 MHz |
| Supply Voltage (VCCINT/VCCIO) | — | 5.0 V |
| Technology | — | EEPROM-based CMOS |
| पैकेज | — | 84-Pin PLCC (J-Lead) |
| JTAG Boundary Scan | — | Yes (IEEE Std. 1149.1 compliant) |