EPM9320RI208-20C vs EPM9320RC208-20N तुलना

विस्तृत दोनों ओर की तुलना EPM9320RI208-20C द्वारा Altera और EPM9320RC208-20N द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。

विशेषता तुलना

पैरामीटर EPM9320RI208-20C EPM9320RC208-20N
ब्रांड Altera Altera
श्रेणी FPGA & CPLD FPGA & CPLD
लाइफसाइकिल स्थिति Obsolete Obsolete
Family MAX 9000 —
Device Type EE PLD / CPLD —
Logic Elements / Macrocells 320 —
Usable Gates 6,000 6,000
Number of Flip-Flops 484 —
Logic Array Blocks (LABs) 16 —
Maximum Internal Clock Frequency 100 MHz —
Pin-to-Pin Propagation Delay (tPD) 20 ns —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5.0 V —
Programmable Interface JTAG (IEEE Std. 1149.1) BST —
In-System Programmability Yes (5.0 V ISP via JTAG) Yes, via IEEE Std. 1149.1 JTAG
Technology CMOS EEPROM —
पैकेज 208-pin RQFP (Plastic Quad Flat Pack) 208-pin RQFP (PowerQuad II)
Operating Temperature (Industrial) -40C to +85C —
माउंटिंग प्रकार Surface Mount Surface Mount
Lead-Free / RoHS Information not confirmed from verified data [DATA_NEEDED: RoHS status] —
Device Family — MAX 9000
Logic Type — Complex Programmable Logic Device (CPLD)
Macro Cells — 320
Logic Array Blocks — 20
Maximum Pin-to-Pin Delay (tPD) — 20 ns
Maximum Operating Frequency — 100 MHz
सप्लाई वोल्टेज — 5.0 V
Configuration Memory — EEPROM (non-volatile)
User I/O Pins — 168
ऑपरेटिंग तापमान — [DATA_NEEDED: operating temperature range]
RoHS स्थिति — [DATA_NEEDED: RoHS status]
Lead Finish — [DATA_NEEDED: lead finish]
MSL स्तर — [DATA_NEEDED: MSL level]

डेटाशीट और संसाधन

सभी उत्पादों को देखें BOM बनाएं कीट की अनुरोध