EP1K50FC256-2 vs EP1K100FC256-2N 比較
詳細な並列比較: EP1K50FC256-2 メーカー: Altera および EP1K100FC256-2N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EP1K50FC256-2 | EP1K100FC256-2N |
|---|---|---|
| ブランド | Altera | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $62.00 | $78.20 |
| Series | ACEX-1K | — |
| Family | ACEX 1K Family | ACEX 1K |
| Logic Cells / Elements | 2,880 | — |
| Typical Gates | 50,000 | — |
| Number of LABs/CLBs | 360 | — |
| User I/Os | 186 | — |
| Total RAM Bits | 40,960 | — |
| Number of Gates | 50,000 | — |
| Voltage - Supply | 2.375 V to 2.625 V (nominal 2.5 V) | — |
| Process Technology | 0.22 µm CMOS | — |
| Propagation Delay | 0.4 ns (per Partstack listing) | — |
| 動作温度 | 0°C to +70°C (commercial) | — |
| パッケージ / ケース | 256-BGA (FineLine BGA, 17x17 mm) | — |
| 実装タイプ | Surface Mount | — |
| 実装スタイル | SMD/SMT | — |
| Programming Type | In-System Programmable via JTAG (IEEE 1149.1) | — |
| Configuration Method | SRAM-based, volatile configuration | — |
| RoHS ステータス | Compliant | unknown |
| REACH Status | Compliant | unknown |
| MSLレベル | [DATA_NEEDED: MSL level] | — |
| Product Type | — | Field Programmable Gate Array (FPGA) |
| Logic Capacity | — | 100K gates |
| Logic Cells | — | 4992 cells |
| RAM Capacity | — | 49152 bits |
| Logic Array Blocks | — | 624 LABs |
| User I/O Count | — | 186 I/Os |
| Maximum Frequency | — | 250 MHz |
| Technology | — | 0.22 µm CMOS |
| Core Voltage | — | 2.5 V |
| Loadable PLD Delay | — | 0.5 ns |
| パッケージ | — | 256-pin FBGA |
| Package Type | — | Fine-pitch ball grid array |
| Terminal Count | — | 256 terminals |
| Temperature Grade | — | Commercial |
| ライフサイクル状態 | — | Obsolete |
| AEC-Q100 | — | not_qualified |