EP20K200EFC484-1 vs EP20K200FC484-1 比較
詳細な並列比較: EP20K200EFC484-1 メーカー: Altera および EP20K200FC484-1 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EP20K200EFC484-1 | EP20K200FC484-1 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | ラストバイ | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $68.40 | $119.00 |
| Family | APEX 20KE | APEX 20K |
| Logic Elements / Cells | 8320 | 8320 |
| System Gates | 200000 | 200 K |
| Embedded Memory (Bits) | 106496 | — |
| Maximum User I/O | 376 | — |
| Number of PLLs | 4 | — |
| Core Voltage | 1.8 V | — |
| Process Technology | 0.22 µm CMOS | 0.22 µm CMOS |
| パッケージ | 484-BGA (FineLine BGA) | 484-ball FBGA (FineLine BGA) |
| Package Ball Count | 484 | — |
| 実装タイプ | Surface Mount | Surface Mount |
| 動作温度 | -40 °C to +85 °C (industrial, inferred from grade code) | 0 °C to 85 °C (Commercial) |
| I/O Standard Support | LVDS, PCI, LVTTL, LVCMOS, SSTL, HSTL | — |
| Programming Interface | IEEE 1149.1 JTAG, passive serial, passive parallel | IEEE 1149.1 JTAG |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| MSLレベル | [DATA_NEEDED: MSL moisture sensitivity level] | — |
| Embedded Memory (RAM bits) | — | 106,496 bits |
| Number of I/Os | — | 382 |
| Number of LABs/CLBs | — | [DATA_NEEDED: LAB count] |
| Core Supply Voltage | — | 2.5 V |
| Maximum Operating Frequency | — | 250 MHz |
| Propagation Delay | — | 2.5 ns |
| Architecture | — | MultiCore (LUT + Embedded System Blocks) |
| Speed Grade | — | -1 (fastest bin) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |