EP2A25F672ES vs EP2A25F672C8 比較
詳細な並列比較: EP2A25F672ES メーカー: Altera および EP2A25F672C8 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EP2A25F672ES | EP2A25F672C8 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $198.00 | $951.18 |
| Family | APEX II | APEX II (EP2A25) |
| Logic Elements | 24,320 | 25,000 (typical gates) |
| Maximum Gates | 900,000 | — |
| Embedded System Blocks (ESBs) | 24 | — |
| Maximum Embedded RAM | 1.4 Mbit | — |
| Maximum User I/O Pins | 492 | — |
| パッケージ | 672-ball FC-FBGA | 672-FBGA (FineLine BGA, 27x27 mm, 1.0 mm pitch) |
| Process Technology | 0.15 µm CMOS | 0.15 microm CMOS, 8-layer copper interconnect |
| Core Voltage | 1.5 V | — |
| Maximum System Clock Frequency | 500 MHz | — |
| Number of PLLs | 4 | — |
| I/O Banks | 16 | 16 |
| Supported I/O Standards | LVTTL, LVCMOS, PCI, LVDS, LVPECL, HSTL | — |
| Configuration Mode | Serial / Parallel / JTAG | — |
| 動作温度範囲 | [DATA_NEEDED: operating temperature range] | — |
| RoHS ステータス | Compliant | Non-compliant (legacy product) |
| Maximum System Gates | — | 40,960 |
| Macrocells / Embedded Logic | — | 2,432 macros |
| User I/O Count | — | 492 |
| Propagation Delay (tpd) | — | 1.69 ns |
| Speed Grade | — | C8 |
| 動作温度 | — | 0 C to 85 C (commercial) |
| I/O Standards Supported | — | LVTTL, LVCMOS, PCI-X, GTL+, SSTL-2/3, HSTL, LVDS, LVPECL |
| LVDS Data Rate | — | 1 Gbps |
| PLL Count | — | 4 |
| Embedded Memory | — | ESB blocks (dual-port RAM, FIFO, CAM, ROM) |
| 実装タイプ | — | Surface Mount |