EP2SGX130GF40C4NES vs EP2SGX130GF40C3NES 比較

詳細な並列比較: EP2SGX130GF40C4NES メーカー: Intel および EP2SGX130GF40C3NES メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Intel
EP2SGX130GF40C4NES EP2SGX130GF40C4NES - 132K LE Stratix II GX FPGA, 6.375Gbps SERDES, 1508-FBGA | Intel

EP2SGX130GF40C4NES - 132K LE Stratix II GX FPGA, 6.375Gbps SERDES, 1508-FBGA | Intel

EP2SGX130GF40C4NES ⚠ ラストタイムバイ

仕様比較

パラメータ EP2SGX130GF40C4NES EP2SGX130GF40C3NES
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 ラストバイ Obsolete
在庫状況 In Stock In Stock
単価(USD) $1,380.00 $124.00
Family Stratix II GX Stratix II GX
Logic Elements 132,540 132540
Logic Blocks / ALMs Approximately 53,000 ALMs —
Process Technology 90 nm CMOS 90 nm CMOS
Core Voltage 1.2 V 1.2 V
Maximum Transceiver Data Rate 6.375 Gbps 6.375 Gbps
Transceiver Channels Up to 20 (4 to 20, device-dependent) 4 to 20 (per device family configuration)
User I/O Pins 734 —
Total Package Pins 1508 (FC-FBGA ball grid) —
Package Code GF40 (FC-FBGA, 40x40 mm, 1.0 mm pitch) —
Speed Grade C4 (speed grade -4) —
Internal Operating Frequency Up to 717 MHz —
Embedded Memory Approximately 4.5 Mbits (TriMatrix) —
PLL Blocks 8 —
DSP Blocks Yes (variable, see datasheet) —
実装タイプ Surface Mount (flip-chip BGA) Surface Mount
Lead-Free / RoHS Yes (LEAD FREE per datasheet family code) —
MSLレベル Per JEDEC J-STD-020, typically MSL-4 or higher [DATA_NEEDED: exact MSL level] —
動作温度 Commercial Extended (per N suffix) —
JEDEC Standard Reference MS-034AAU-1 —
Logic Array Blocks (LABs) — 7047
Maximum Internal Frequency — 778.82 MHz
Transceiver Feature — Embedded SERDES with Clock/Data Recovery (CRU)
メモリタイプ — TriMatrix embedded memory (distributed RAM, block RAM, shift register)
パッケージ — 1508-ball FC-FBGA (40 x 40 mm, 1 mm pitch)
Operating Temperature Grade — Commercial Extended
Terminal Form — Ball (BGA)
RoHS ステータス — Lead-free compliant (per package code MS-034AAU-1)
Series — EP2SGX130

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼