EP910LI-40T vs EP910LI-35T 比較
詳細な並列比較: EP910LI-40T メーカー: Intel および EP910LI-35T メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EP910LI-40T | EP910LI-35T |
|---|---|---|
| ブランド | Intel | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | NRND | ラストバイ |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.75 | $28.50 |
| Family | Classic EPLD | Classic EPLD (EP910) |
| Macrocells | 24 | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 | — |
| Maximum Inputs | 36 | — |
| Maximum Outputs | 24 | — |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 40 ns | 35 ns |
| Technology | CMOS, UV-erasable EPROM | CMOS, EPROM-based |
| 電源電圧 | 5 V (typical) | — |
| 動作温度 | -40C to +85C (Industrial) | -40C to +85C (industrial, 'I' suffix) |
| Architecture | PAL-type with global bus | — |
| パッケージ | Tape and Reel (suffix T); 40-pin DIP / 44-pin PLCC | 44-pin PLCC (JEDEC) |
| RoHS ステータス | [DATA_NEEDED: rohs status] | [DATA_NEEDED: RoHS compliance] |
| Programming Method | Altera Master Programming Unit (MPU), no JTAG | EPROM (UV-erasable for windowed versions) |
| Logic Elements | — | 24 macrocells |
| Usable Gates | — | 450 |
| Maximum Toggle Frequency (fMAX) | — | 28.6 MHz |
| Supply Voltage (VCC) | — | 5 V (4.75 V to 5.25 V) |
| 実装タイプ | — | Surface Mount / Socket |
| Data Retention | — | [DATA_NEEDED: data retention years] |
| Number of I/O Pins | — | [DATA_NEEDED: I/O pin count] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |