EP910PC-20 vs EP910IPC-15 比較
詳細な並列比較: EP910PC-20 メーカー: Altera および EP910IPC-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EP910PC-20 | EP910IPC-15 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $12.40 | $7.95 |
| Family | Altera Classic EPLD | — |
| Device | EP910 | — |
| Usable Gates | 900 | — |
| Macrocell Count | [DATA_NEEDED: macrocell count] | — |
| Pin-to-Pin Delay (tPD) | 20 ns | — |
| パッケージ | PDIP-24 (PC suffix) | PDIP-40 (Plastic DIP, 40-pin) |
| ピン数 | 24 | 40 |
| Supply Voltage (VCC) | 5 V | 4.75 V to 5.25 V |
| Technology | CMOS EPROM (UV-erasable) | — |
| I/O Compatibility | 100% TTL | — |
| 動作温度 | 0C to +70C (commercial) | 0C to +70C (commercial, IPC suffix) |
| Programming Method | EPROM programmer, JEDEC fuse map | JEDEC fuse map via Altera EPLD programmer |
| 実装タイプ | Through-Hole (DIP) | Through-Hole |
| MSLレベル | [DATA_NEEDED: MSL level] | — |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: rohs status not confirmed in verified data] |
| Device Family | — | Altera Classic EPLD (EP910 series) |
| Product Type | — | Erasable Programmable Logic Device (EPLD) |
| Architecture | — | PAL-type, CMOS |
| Macrocells | — | 24 |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 24 |
| Product Terms | — | 240 |
| External Clocks | — | 2 |
| Propagation Delay (tPD) | — | 15 ns |
| Process Technology | — | CMOS |