EPC1213LC20 vs EPC160C100 比較

詳細な並列比較: EPC1213LC20 メーカー: Intel および EPC160C100 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC1213LC20 EPC160C100
ブランド Intel Altera
カテゴリ EEPROM Memory ICs
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $7.40 $7.20
メモリタイプ OTP Configuration PROM (Flash-based) —
メモリサイズ 212 Kbit —
インターフェース Serial (Altera FPGA configuration protocol) —
Maximum Configuration Clock 6 MHz —
Supply Voltage (Core) 5.0 V —
I/O Voltage Tolerance 3.3 V / 5.0 V —
Programmability One-Time Programmable (OTP) via IEEE 1149.1 JTAG —
In-System Programmability Yes (5.0 V and 3.3 V ISP) —
Supported FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX Altera APEX, Cyclone, Stratix, and other SRAM-based LUT devices
Compression Support Yes (FPGA decompresses bitstream during load) —
動作温度 0C to +70C (Commercial) [DATA_NEEDED: operating temperature range]
パッケージ 20-PLCC (J-lead, 9x9 mm) PQFP-100
Package Code QCCJ —
実装タイプ Surface Mount Surface Mount
RoHS ステータス [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Device Type — Enhanced Configuration Device (EPC) for SRAM-based LUT FPGAs
Configuration Density — 160 Mbit equivalent tier
Operating Voltage (Core) — 3.3 V
Programming Interface — JTAG (IEEE 1149.1) in-system programmable
Configuration Interface — Serial / Parallel, Altera nCONFIG/nSTATUS/CONF_DONE protocol
ピン数 — 100
Cascade Support — Yes (nCASC pin for multi-FPGA daisy chain)
Memory Technology — Flash-based non-volatile configuration memory
MSLレベル — [DATA_NEEDED: MSL rating]
Lead-Free — [DATA_NEEDED: lead-free status]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼