EPC16QC100DM vs EPC16QC100T 比較

詳細な並列比較: EPC16QC100DM メーカー: Intel および EPC16QC100T メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC16QC100DM EPC16QC100T
ブランド Intel Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 NRND NRND
在庫状況 In Stock In Stock
単価(USD) $15.85 $17.95
メモリタイプ Non-volatile Configuration PROM (NOR flash) In-System Programmable Configuration PROM
Memory Density 16 Mbit (2 Mbyte) —
Configuration Interface Serial (SPI-compatible, Altera FPP mode) —
Core Supply Voltage (VCC) 3.0 V to 3.6 V —
I/O Voltage (VIO) 2.5 V / 3.3 V selectable —
Output Voltage (VPP) 1.8 V / 2.5 V / 3.3 V selectable —
Maximum DCLK Frequency 40 MHz —
Cascadable Yes (multi-device daisy chain via nCASC) —
In-System Programming Yes (IEEE 1532 / JTAG) —
Program/Erase Cycles [DATA_NEEDED: program/erase cycle endurance] —
Data Retention [DATA_NEEDED: data retention years] —
動作温度範囲 -40 C to +85 C (industrial) —
パッケージ 100-pin PQFP (QFPA) PQFP-100 (20 x 14 mm)
Package Code Q100 + DM suffix —
Lead-Free / RoHS [DATA_NEEDED: lead-free status] Depends on date code; verify per lot
Compatible FPGA Families Stratix, Cyclone, APEX, ACEX —
MSLレベル [DATA_NEEDED: MSL rating] 3 (per JEDEC J-STD-020)
メモリサイズ — 16 Mbit
インターフェース — Serial FPGA configuration + JTAG (IEEE 1149.1)
Supply Voltage (VCC) — 3.3 V
Programmability — In-System Programmable via JTAG
Daisy-Chain Support — Yes (multi-device cascade)
Data Compression — Built-in decompression engine (up to 35% expansion)
FPGA Compatibility — Altera Cyclone, Stratix, ACEX, APEX series
実装タイプ — Surface Mount
動作温度 — 0C to +70C (commercial)
Programming Cycles — 100 typical (per Altera datasheet)
Packaging Suffix — 'T' indicates Tape and Reel
Max DCLK Frequency — [DATA_NEEDED: max DCLK frequency]
Access Time — [DATA_NEEDED: serial access time]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼