EPC2LC20-V vs EPC2LC20NUBAF48 比較

詳細な並列比較: EPC2LC20-V メーカー: Altera および EPC2LC20NUBAF48 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2LC20-V EPC2LC20NUBAF48
ブランド Altera Altera
カテゴリ Memory ICs FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $9.45 $16.40
メモリタイプ Configuration PROM (Flash-based, in-system programmable) Non-volatile flash configuration PROM
Memory Density 1.6 Mbit 2 Mbit (2,097,152 bits)
Configuration Interface Serial (Altera FPP/PS modes via DCLK/nSTATUS/CONF_DONE) Altera serial (DATA, DCLK, nCS, ASDO)
Maximum Configuration Clock 10 MHz —
Supply Voltage VCC 3.3 V —
I/O Tolerance 5 V tolerant on configuration pins —
In-System Programming Yes, via IEEE 1149.1 JTAG (TMS/TCK/TDI/TDO) —
Cascade Support Yes, daisy-chainable for >1.6 Mbit designs Yes - dedicated nCASC pin for 2-device chains
Operating Temperature Range (V suffix) 0 °C to +70 °C (commercial) —
Package Type 20-pin PLCC (JEDEC MS-018) —
Package Dimensions 9 x 9 mm body, 1.27 mm pitch —
実装タイプ Surface Mount (PLCC socket compatible) —
Supported FPGA Families APEX 20K, ACEX 1K, FLEX 10K, FLEX 6000, MAX 9000 —
RoHS ステータス Compliant (per distributor listings) [DATA_NEEDED: RoHS status]
Lead-Free Yes [DATA_NEEDED: lead-free status]
Core Supply Voltage (VCC) — 3.3 V (low-voltage 'L' variant)
I/O Logic Levels — 3.3 V LVCMOS (5V-tolerant inputs)
JTAG / ISP Support — IEEE 1532 / JTAG in-system programming
Programming Voltage — Internal 3.3V generation, no external VPP
FPGA Compatibility — APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, FLEX 6000
パッケージ — 20-pin Ultra FineLine BGA (UBGA, NU suffix)
動作温度 — -40C to +85C (industrial)
Configuration Clock — Internal oscillator (DCLK output to FPGA)
Programming Tools — Quartus II Programmer, ByteBlaster II, USB-Blaster

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼