EPC2TI32N vs EPC2TI32 比較
詳細な並列比較: EPC2TI32N メーカー: Altera および EPC2TI32 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPC2TI32N | EPC2TI32 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | Memory ICs | Memory ICs |
| ライフサイクル状態 | Obsolete | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.85 | $7.40 |
| メモリタイプ | In-System Programmable Configuration PROM (Flash) | Flash (in-system programmable) |
| メモリサイズ | 1.6 Mbit | — |
| Programmable Type | In System Programmable (ISP via JTAG) | — |
| インターフェースタイプ | Parallel configuration data output + JTAG (IEEE 1149.1) ISP | — |
| Supply Voltage - 3.3V Mode | 3.0 V to 3.6 V | — |
| Supply Voltage - 5V Mode | 4.5 V to 5.5 V | — |
| 動作温度 | -40C to +85C | -40C to +85C |
| パッケージ / ケース | 32-TQFP (7x7 mm) | — |
| 実装タイプ | Surface Mount | Surface Mount |
| Packaging | Tray | — |
| Supported FPGA Families | ACEX 1K, APEX 20K/20KC/20KE, APEX II, Arria GX, Cyclone, Cyclone II, Mercury, FLEX 10K | — |
| JTAG Interface | Yes (IEEE 1149.1 compliant TAP for ISP) | IEEE 1149.1 boundary-scan (ISP + JTAG) |
| Configuration Pins | nCONFIG, nSTATUS, CONF_DONE, DCLK, DATA[7:0] | — |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance] |
| Lead Free | [DATA_NEEDED: lead-free status] | — |
| Memory Density | — | 1.6 Mbit |
| Configuration Interface | — | Serial (Altera FPGA configuration protocol) |
| Configuration Clock Frequency | — | 10 MHz |
| 電源電圧 | — | 3.0 V to 5.5 V |
| パッケージ | — | 32-pin TQFP (7x7 mm) |
| Compatible FPGA Families | — | APEX II, APEX 20K, Mercury, FLEX 10K, ACEX 1K, Cyclone |
| Cascading Support | — | Yes (multiple devices for larger bitstreams) |
| Data Compression | — | Altera compressed bitstream compatible |
| Program/Erase Cycles | — | [DATA_NEEDED: endurance cycles] |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |