EPC8QC100 vs EPC16QC-100T 比較

詳細な並列比較: EPC8QC100 メーカー: Altera および EPC16QC-100T メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC8QC100 EPC16QC-100T
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $17.50 $14.50
メモリタイプ Configuration PROM (Flash-based) Flash Configuration PROM (in-system programmable)
メモリサイズ 8 Mbit —
Flash Access Time 90 ns (~10 MHz) —
Configuration Bus Width 16-bit (DQ[]) —
Configuration Bandwidth Up to 160 Mbps —
Decompression Support Yes (Altera proprietary) —
Supported Configuration Modes FPP, PS, AS (FPGA-dependent) —
ISP Interface JTAG (IEEE 1149.1) —
電源電圧 3.3 V 3.3 V
動作温度 0C to +70C (Commercial) [DATA_NEEDED: Operating temperature range]
パッケージ 100-Pin PQFP (20 x 14 mm) 100-pin PQFP (20 x 14 mm), 0.65 mm pitch
実装タイプ Surface Mount Surface Mount
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K —
RoHS ステータス [DATA_NEEDED: RoHS compliance] unknown
Lead Free [DATA_NEEDED: lead-free status] —
Memory Density — 16 Mbit (2 Mbyte)
Supported FPGA Families — Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K
Configuration Data Width — 8-bit or 16-bit (cascaded dual-device mode)
Configuration Modes — Serial (single device), Parallel (two cascaded devices)
Data Compression Support — Yes (35% to 55% bitstream reduction typical)
JTAG / Boundary Scan — IEEE 1149.1 compliant, in-system programmable
Cascade Interface — nCE / nOE handshake for multi-device chains
Programming Interface — JTAG (IEEE 1149.1) and serial
Endurance — [DATA_NEEDED: Program/erase cycle rating]
Data Retention — [DATA_NEEDED: Data retention specification]
Lead-Free — unknown
MSLレベル — [DATA_NEEDED: Moisture sensitivity level]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼