EPF10K50VRC240-4 vs EPF10K50VRC240-1 比較

詳細な並列比較: EPF10K50VRC240-4 メーカー: Altera および EPF10K50VRC240-1 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPF10K50VRC240-4 EPF10K50VRC240-1
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $85.30 $130.32
Family FLEX-10K FLEX 10K
Typical Gates 50,000 50,000
Logic Elements (LEs) 2,880 —
Logic Array Blocks (LABs) 360 —
Maximum User I/Os 189 —
Embedded Array Blocks (EABs) 10 (each up to 2,048 bits) —
パッケージ 240-pin RQFP (RQFP-240) with exposed pad 240-RQFP Exposed Pad
実装タイプ Surface Mount Surface Mount
Core Voltage (VCCINT) 3.3 V 3.3 V
I/O Voltage (VCCIO) 3.3 V or 5.0 V tolerant MultiVolt (2.5 V / 3.3 V / 5 V tolerant)
Speed Grade -4 —
Internal Frequency (max) 125 MHz 66.67 MHz
Propagation Delay (per LE) 0.6 ns —
動作温度 0C to +70C (commercial) 0 °C to +70 °C (Commercial)
Configuration Method SRAM, serial/parallel via EPC2/EPC8 PROM —
Programming Interface JTAG (IEEE 1149.1), ByteBlaster, BitBlaster —
RoHS ステータス Non-compliant (legacy SnPb lead frame) Compliant
Lead-Free No (commercial grade is SnPb; -N suffix is lead-free) —
Logic Elements — 2,880
Embedded Memory — 20,480 bits (189 Kb)
User I/O — 274 (max)
Number of I/O Pins — 189
Pins — 240
Propagation Delay — 0.6 ns
Process Technology — 0.42 µm CMOS
Logic Family — CMOS
JTAG Support — Yes (IEEE Std 1149.1-1990)
Configuration Interface — JTAG / BitBlaster / ByteBlasterMV / Jam STAPL
Programming Language — Altera MAX+PLUS II / Quartus

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼