EPM3064ATC-100-10N vs EPM3064ATC100-10 比較
詳細な並列比較: EPM3064ATC-100-10N メーカー: Altera および EPM3064ATC100-10 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Altera
EPM3064ATC100-10 - 64-Macrocell MAX 3000A CPLD, 100MHz, TQFP-100 | Altera
EPM3064ATC100-10 Nrnd仕様比較
| パラメータ | EPM3064ATC-100-10N | EPM3064ATC100-10 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | 有効 | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $2.20 | $2.85 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 64 | — |
| Logic Array Blocks (LABs) | 2 | — |
| User I/O Pins | 66 | 34 |
| Usable Gates (min) | 600 | — |
| Usable Gates (typical) | 1,250 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Counter Frequency (fCNT) | 227.3 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| In-System Programmability | Yes (IEEE 1532 / JTAG 1149.1) | IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant |
| Programming Interface | 4-pin JTAG (TCK/TMS/TDI/TDO) | — |
| パッケージ | TQFP-100 | TQFP-100 (100-pin Thin Quad Flat Pack) |
| 実装タイプ | Surface Mount | — |
| 動作温度 | 0C to +70C (commercial) | — |
| RoHS ステータス | Compliant | [DATA_NEEDED: RoHS compliance] |
| Logic Gates | — | 1250 gates |
| Macrocells | — | 64 |
| Logic Array Blocks | — | 2 |
| Propagation Delay (tPD) | — | 10 ns |
| Process Technology | — | CMOS EEPROM |
| Global Clock Signals | — | 2 (with optional inversion) |
| Output Enable Signals | — | 6 or 10 pin- or logic-driven |
| Output Slew-Rate Control | — | Programmable |
| Operating Temperature Grade | — | Commercial |
| MultiVolt I/O Support | — | 1.5V / 1.8V / 2.5V / 3.3V interfaces |