EPM3512AFC256-3N vs EPM3512AFC256-10 比較

詳細な並列比較: EPM3512AFC256-3N メーカー: Altera および EPM3512AFC256-10 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM3512AFC256-3N EPM3512AFC256-3N - MAX 3000A CPLD 512 Macrocells | Altera

EPM3512AFC256-3N - MAX 3000A CPLD 512 Macrocells | Altera

EPM3512AFC256-3N ✓ 生産中

仕様比較

パラメータ EPM3512AFC256-3N EPM3512AFC256-10
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 有効 NRND
在庫状況 In Stock In Stock
単価(USD) $23.40 $17.50
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10,000 10,000
Logic Array Blocks (LABs) 16 16
Maximum Operating Frequency 116.3 MHz —
Pin-to-Pin Delay (tPD) 3.5 ns (speed grade -3) 10 ns
Speed Grade -3 (slowest in family) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
パッケージ 256-ball FineLine BGA (FC-256) 256-pin FBGA
実装タイプ Surface Mount Surface Mount
Programming Interface JTAG (IEEE 1149.1) / IEEE Std. 1532 ISP —
Configuration Memory Non-volatile EEPROM —
動作温度 [DATA_NEEDED: operating temperature grade] —
RoHS ステータス [DATA_NEEDED: RoHS compliance status] unknown
Maximum I/O Pins — 208
Maximum Counter Frequency — 87 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5-V tolerant
Programmable Technology — CMOS EEPROM
In-System Programmability — Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532)
動作温度範囲 — [DATA_NEEDED: industrial/commercial operating temperature range]
ピン数 — 256
Architecture — MAX (Multiple Array matriX) EEPROM-based

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼