EPM3512AQC20-10 vs EPM3512AQC208-10NS 比較

詳細な並列比較: EPM3512AQC20-10 メーカー: Altera および EPM3512AQC208-10NS メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM3512AQC20-10 EPM3512AQC208-10NS
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND 有効
在庫状況 In Stock In Stock
単価(USD) $21.10 $32.40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 —
Logic Array Blocks (LABs) 16 12
Macrocells per LAB 32 —
User I/O Pins 100 —
Pin-to-Pin Delay (tPD) 10 ns 10 ns (speed grade -10)
Maximum Frequency (fCNT) 116.3 MHz —
Supply Voltage VCCINT 5.0 V —
MultiVolt I/O Voltages 5.0 V / 3.3 V / 2.5 V / 1.8 V —
Programming Interface IEEE 1149.1 (JTAG) - In-System Programmable —
Process Technology 0.30 µm EEPROM CMOS —
パッケージ PQFP-240 (QC20 designation per Altera ordering code) 208-pin PQFP
動作温度 0C to +70C (commercial) 0C to +70C (commercial)
RoHS ステータス Compliant (lead-free PQFP package) [DATA_NEEDED: rohs status]
Macro Cells — 512
Usable Gates — 10,000
User I/Os — 172
Internal Counter Frequency — 227.3 MHz max
Propagation Delay — 7.5 ns (datasheet figure)
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (MultiVolt)
Logic Family — CMOS, EEPROM-based
Configuration — Non-volatile EEPROM, in-system programmable (JTAG IEEE 1532)
ISP Standard — IEEE Std. 1532
実装タイプ — Surface Mount

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼