EPM3512AQC208-2 vs EPM3512AQC208-3 比較
詳細な並列比較: EPM3512AQC208-2 メーカー: Altera および EPM3512AQC208-3 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Altera
EPM3512AQC208-3 - MAX 3000A CPLD, 512 Macrocells, 172 I/O, PQFP-208 | Altera
EPM3512AQC208-3 ⚠ ラストタイムバイ仕様比較
| パラメータ | EPM3512AQC208-2 | EPM3512AQC208-3 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | ラストバイ |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $18.75 | $27.80 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| User I/O Pins | 172 | — |
| Logic Array Blocks (LABs) | 16 | 16 (32 macrocells each) |
| Speed Grade | -2 | -3 |
| パッケージ | PQFP-208 (QC) | PQFP-208 |
| Supply Voltage (Core) | 3.3 V | — |
| Output Drive Voltage | 2.5 V / 3.3 V programmable | — |
| Input Voltage Tolerance | 2.5 V / 3.3 V / 5.0 V | — |
| Process Technology | 0.30 µm EEPROM | — |
| Program/Erase Endurance | 100 cycles (typical) | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | Yes (IEEE Std. 1532 compliant) |
| User I/O Banks | 4 | — |
| 動作温度範囲 | Commercial (0C to +70C) | — |
| 実装タイプ | Surface Mount | Surface Mount |
| RoHS ステータス | Non-compliant (legacy PQFP) | [DATA_NEEDED: confirm from datasheet] |
| Lead-Free | No (SnPb lead finish) | — |
| Security Bit | Yes (programmable) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Maximum User I/O Pins | — | 172 |
| Supply Voltage - Core (VCCINT) | — | 3.3 V |
| I/O Bank Supply Voltage (VCCIO) | — | 2.5 V / 3.3 V / 5.0 V (multiVolt) |
| Boundary-Scan Test | — | Yes (IEEE Std. 1149.1 / JTAG) |
| Program/Erase Cycles | — | 100 minimum [DATA_NEEDED: exact datasheet figure] |
| Non-Volatile Configuration | — | Yes (EEPROM-based) |
| 動作温度 | — | [DATA_NEEDED: industrial/commercial grade range] |
| MSLレベル | — | [DATA_NEEDED: moisture sensitivity level] |