EPM9560RC-15 vs EPM9560RC28-15 比較
詳細な並列比較: EPM9560RC-15 メーカー: Altera および EPM9560RC28-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Altera
EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel
EPM9560RC-15 ⚠ ラストタイムバイ
仕様比較
| パラメータ | EPM9560RC-15 | EPM9560RC28-15 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | ラストバイ | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $30.10 | $135.00 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 560 | 212 |
| Usable Gates | 12,000 | 6,000 |
| Logic Array Blocks (LABs) | 16 (40 macrocells each) | 16 |
| Maximum User I/O Pins | 191 | — |
| Pin-to-Pin Delay (tPD1) | 15 ns | — |
| Supply Voltage (VCCINT) | 4.75 V to 5.25 V (5.0 V nominal) | 5.0 V |
| 動作温度 | 0 C to +70 C (commercial) | — |
| パッケージ | 240-pin RQFP (32x32 mm) | 28-pin ceramic windowed DIP (RC-28) |
| 実装タイプ | Surface Mount | Through-Hole (DIP) |
| Programming Interface | IEEE Std. 1149.1 JTAG (ISP) | — |
| Process Technology | CMOS EEPROM | — |
| Architecture | Multiple Array MatriX (MAX) - third generation | — |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | Non-compliant (ceramic windowed DIP, military/aerospace pedigree) |
| In-System Programmability | Yes (5.0 V ISP via JTAG) | Yes (JTAG IEEE 1149.1) |
| Logic Elements | — | 560 |
| Propagation Delay (tPD) | — | 15 ns |
| I/O Tolerance | — | 5.0 V (3.3 V with level shift) |
| Configuration Memory | — | EEPROM (UV-erasable window on RC package) |
| Maximum User I/O (largest package) | — | 212 |
| 動作温度範囲 | — | -40C to +85C (industrial) / military options |