EPM9560RC208-7 vs EPM9560RC208-10N 比較

詳細な並列比較: EPM9560RC208-7 メーカー: Altera および EPM9560RC208-10N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Intel
EPM9560RC208-10N EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N - MAX 9000 CPLD 560 Macro 10ns 208-RQFP | Intel

EPM9560RC208-10N ⚠ ラストタイムバイ

仕様比較

パラメータ EPM9560RC208-7 EPM9560RC208-10N
ブランド Altera Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND ラストバイ
在庫状況 In Stock In Stock
単価(USD) $18.90 $175.00
Family MAX 9000 MAX 9000
Device Type EPLD / CPLD —
Usable Gates 560 12,000
Macrocells 16 —
Logic Array Blocks (LABs) 4 16
User I/O Pins 208 153
Pin-to-Pin Delay (tPD) 7 ns (speed grade -7) —
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Supply Voltage (VCCINT) 5.0 V 5.0 V
Supply Voltage (VCCIO) 5.0 V (TTL) or 3.3 V (LVCMOS with level translator) —
Process Technology 0.65 um CMOS EEPROM CMOS EEPROM
Configuration Memory Non-volatile on-chip EEPROM (no boot PROM required) —
Programming Interface JTAG (IEEE 1149.1) + Altera ISP —
パッケージ 208-pin Power Quad Flat Pack (RQFP-208) 208-pin RQFP (Power Quad Flat Pack)
動作温度 0C to +70C (commercial) / -40C to +85C (industrial) [DATA_NEEDED: operating temperature grade]
Output Drive Current 160 mA DC sink per pin —
RoHS ステータス Compliant (ROHS3 per distributor listing) [DATA_NEEDED: RoHS status]
Device — EPM9560
Macro Cells — 560
Pin-to-Pin Delay (tPD1) — 10 ns
I/O Bank Voltage (VCCIO) — 5.0 V
実装タイプ — Surface Mount
Programmability — In-system via IEEE 1149.1 JTAG

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼