EPM9560RC28-15 vs EPM9560RC-15 比較

詳細な並列比較: EPM9560RC28-15 メーカー: Altera および EPM9560RC-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM9560RC-15 EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 - 560-Macrocell MAX 9000 CPLD, 15ns, 240-RQFP | Altera / Intel

EPM9560RC-15 ⚠ ラストタイムバイ

仕様比較

パラメータ EPM9560RC28-15 EPM9560RC-15
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete ラストバイ
在庫状況 In Stock In Stock
単価(USD) $135.00 $30.10
Family MAX 9000 MAX 9000
Logic Elements 560 —
Usable Gates 6,000 12,000
Macrocells 212 560
Logic Array Blocks (LABs) 16 16 (40 macrocells each)
Propagation Delay (tPD) 15 ns —
Supply Voltage (VCCINT) 5.0 V 4.75 V to 5.25 V (5.0 V nominal)
I/O Tolerance 5.0 V (3.3 V with level shift) —
In-System Programmability Yes (JTAG IEEE 1149.1) Yes (5.0 V ISP via JTAG)
Configuration Memory EEPROM (UV-erasable window on RC package) —
Maximum User I/O (largest package) 212 —
動作温度範囲 -40C to +85C (industrial) / military options —
パッケージ 28-pin ceramic windowed DIP (RC-28) 240-pin RQFP (32x32 mm)
実装タイプ Through-Hole (DIP) Surface Mount
RoHS ステータス Non-compliant (ceramic windowed DIP, military/aerospace pedigree) [DATA_NEEDED: RoHS status]
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O Pins — 191
Pin-to-Pin Delay (tPD1) — 15 ns
動作温度 — 0 C to +70 C (commercial)
Programming Interface — IEEE Std. 1149.1 JTAG (ISP)
Process Technology — CMOS EEPROM
Architecture — Multiple Array MatriX (MAX) - third generation

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼